為了提高肖特基二極管的雪崩（bēng）耐（nài）量，以避免元器件的（de）雪崩損壞，三安集成電路（lù）在18年10月29日申請了一項名為“新型碳化矽結勢壘肖特（tè）基二（èr）極管及其製作方法”的發明專利（申請號（hào）：201811267285.X），申請人為廈門市三安集成電路有限公司。

根（gēn）據目前該專利公開的資料，讓我們一起來看看這項肖（xiāo）特（tè）基二極管專利吧。

如上圖為（wéi）新型碳化矽結勢（shì）壘肖特基二極管（guǎn）的分層結構圖，該結構中（zhōng）包括層疊設置的第一導電類型碳化矽襯底（dǐ）10和第（dì）一導電類型碳化矽外延層11。第一導電類型碳化矽外延層的（de）上表麵由中心向外依次設置有有源區31、保（bǎo）護環32和第二導電類型終端場限（xiàn）環13，有源區包括間隔設置的多個第二導電類型結勢壘區12。

沿著保護環向有源區的中（zhōng）心的方向，相鄰第二導電類型結勢壘區的間距逐漸增大，且（qiě）第（dì）二（èr）導電類型結勢壘區的寬度逐漸減小（xiǎo）。有源區包括（kuò）n個（gè）第二導電類型結勢壘區，靠近保護環的第（dì）一個結勢（shì）壘區的寬度W1為1-15um；保（bǎo）護環32與（yǔ）第一個結勢壘區（qū）的間距S1為0.5-8um；第n個第（dì）二導電類型結勢壘區的寬度Wn為（wéi）0 .5-4um，第（dì）n-1個第二導（dǎo）電類型結勢壘區與第n個（gè）第二導電類型結（jié）勢壘區的間距Sn為5-10um。

這樣的結構，主要是因為結勢壘區之間的間隔逐漸增大後，當施加的反向偏壓不斷增加，有源區靠近中心處結（jié）勢壘區之間的（de）間距（jù）較大，肖特基結的電場強度較大，由（yóu）於肖特基效應，導致（zhì）該區域（yù）的肖特基（jī）勢壘高度降低，成為擊（jī）穿薄弱點，因此將擊穿點引入到有源區中心區域，增加了雪崩狀態下的散熱麵積，從而提高了雪崩耐量！

如上圖所（suǒ）示，每一個第二（èr）導（dǎo）電（diàn）類型結勢壘（lěi）12區包括（kuò）一個子結勢壘（lěi）區，並且第二導電類（lèi）型結勢壘區為（wéi）長條形（xíng），沿著保護環的兩側向有（yǒu）源區31的中心（xīn）的方向，相鄰第二導電（diàn）類型結勢（shì）壘區的間（jiān）距逐漸增大，且第二導電（diàn）類型結勢壘區的（de）寬（kuān）度逐漸（jiàn）減小。

下麵我們再來聊聊這種（zhǒng）新型碳（tàn）化矽結勢壘肖（xiāo）特基二極管（guǎn）的製作方（fāng）法，如（rú）下圖所（suǒ）示（shì）。

首先，準備碳化矽（guī）襯底10，其電阻率為0.001-0.05Ω·cm，厚度200-380um。在碳化矽襯底（dǐ）上，生長第一導電類（lèi）型的（de）碳化矽外延層11，在碳化矽外延層上表麵，通過澱積SiO2、光刻、選擇性離子注入形成間隔設置的多個第（dì）二導電（diàn）類型結勢壘（lěi）區12和深結15，深結位於第二導電類型結勢壘區外，並（bìng）且深結和第二導電類型結勢壘區的深度相同。

多個第二導電（diàn）類型結（jié）勢壘區沿著由外向內的方向，相鄰第二導電（diàn）類（lèi）型結勢壘區（qū）的（de）間（jiān）距（jù）逐漸增大，且第二導電類型結勢（shì）壘區（qū）12的寬度逐漸減小。在碳化矽外延層上表麵，通過光刻、選（xuǎn）擇性離子注入形成深度相同的第二（èr）導電類型終端場限環13和淺結（jié）14。

接著，通過（guò）物理研磨，將碳化矽襯底的背麵減薄至200-220um，在碳（tàn）化矽襯底的背麵（miàn）通過電（diàn）子束蒸發澱積金屬Ni，並在900℃下退火形成歐姆接觸21，在碳化矽外延層（céng）上表麵，通（tōng）過電子束（shù）蒸發或濺（jiàn）鍍，澱積金屬Ti，並在500℃下退火形成（chéng）肖特基金屬17。

最後，在肖特基金屬的上表麵，通（tōng）過電子束蒸發澱積金（jīn）屬Al，形成陽極18，在碳化（huà）矽外延層（céng）上表麵及陽（yáng）極金屬的上表麵，通過PECVD，澱積形成（chéng）SiO2/Si3N4層，通過光（guāng）刻、形成鈍化層19，在鈍化層的上表麵，通過澱積、光刻形成保護層20，在歐姆接觸21的下表麵（miàn），通過澱積，形成TiNiAg陰極金屬22。

以上就是三安集成電路的新型（xíng）碳化矽（guī）結勢壘肖特基二極管發（fā）明專利，二極管是電（diàn）子產品的主要部件之一，優質的二（èr）極管是保（bǎo）證電子產品穩（wěn）定性的源頭，而三安集成電路這（zhè）項專利正好填補了這方麵的空缺，從而使得電子產品的質量大大提高！